了解电子设计自动化软件如何在日益复杂的环境中加快产品上市时间，从而彻底改变高速数字设计。

关键要点：

高速数字 (HSD) 设计的复杂性源于消费电子、数据中心、汽车等关键行业的挑战性需求。

HSD 需要管理日益小型化的集成电路 (IC) 和多层印刷电路板 (PCB) 中的电磁干扰和热问题等复杂现象。

先进的 EDA软件对于应对这种错综复杂的技术复杂性并取得市场成功至关重要。

随着数据速度迈向数千兆位级，以及对数字系统的要求日益复杂，缩短产品上市时间的同时确保无差错的可靠设计似乎已不可能。传统的设计工具和实践可能导致原型失败、昂贵的返工、产品上市时间延迟、错失市场机遇以及性能不佳。

正因如此，先进的EDA软件不再是可有可无的。它们对于成功驾驭现代高速数字设计的复杂性，并按时按预算交付具有竞争力的产品至关重要。

那么，什么是 EDA？为什么需要它？高速数字设计面临哪些挑战？先进的EDA软件如何应对这些挑战？继续阅读，寻找答案。

EDA是什么意思？

‌EDA是电子设计自动化（Electronic Design Automation）的缩写‌，指利用计算机辅助设计软件完成超大规模集成电路芯片的功能设计、综合、验证、物理设计等流程的技术体系。‌‌

电子设计自动化 (EDA)，也称为电子计算机辅助设计 (ECAD)，是一类用于设计集成电路和印刷电路板等电子系统的软件工具。这些工具协同工作，形成一个设计流程，芯片设计人员可以使用该流程来设计和分析整个半导体芯片。由于现代半导体芯片可能包含数十亿个元件，因此 EDA 工具对于其设计至关重要。

图 1. 迭代式 EDA工作流程

电子设计自动化EDA软件简化了电子电路和系统的设计流程、仿真和验证。

这些电子计算机辅助设计 (ECAD) 工具可自动执行原理图捕获、仿真、布局、规则检查和验证等常见任务，从而减少工程工作量并避免错误。

什么是EDA软件的“左移”理念？

EDA软件的理念是“左移”。所有设计检查必须尽早完成（即在时间轴上向左移动），以避免后期昂贵的原型设计和重新设计。“左移”要求能够仅使用虚拟电路原理图、虚拟布局、软件模型和模拟器来分析和预测复杂的行为。

EDA软件 和电子仿真对于可靠的高速数字系统的设计至关重要。

什么是电子仿真？

图 2. 数字孪生在左移范式中实现复杂的仿真

仿真工具可以创建电路、子系统或电子系统的虚拟模型（数字孪生），用于模拟不同条件下的真实世界现象。

一些常见的类型包括电路级、电磁 (EM)、电热和系统仿真。

EDA工具可以解决高速数字设计 (HSD) 电子设计中的哪些具体挑战？

高速数字信号通常依赖于高频 (HF) 模拟信号，这些模拟信号的复杂影响必须尽早进行建模、预测、仿真和缓解，以避免代价高昂的原型设计和返工。这正是EDA软件的用武之地。

让我们更详细地探讨一下关键的高速数字挑战。

信号完整性挑战

高速数字电路的线路和走线类似于传输线，会对信号产生影响。EDA软件必须通过建模和缓解以下不利影响来确保信号完整性：

衰减：高频 (HF) 数千兆位信号在信道和互连中会遭受显著的衰减和色散损耗。在设计中集成均衡电路对于补偿这些损耗至关重要。

反射：走线、过孔和连接器中的阻抗失配和不连续会导致信号反射。适当的阻抗匹配和阻抗控制的传输线至关重要。

串扰：走线之间的电磁耦合会导致干扰。最大限度地降低串扰至关重要，尤其是在较高的工作频率下。

抖动：所有数字标准都要求非常低的抖动。例如，双倍数据速率 (DDR5) 标准对随机抖动的容差非常低。

符号间干扰 (ISI)：这是由于信道损伤引起的，需要均衡。

寄生效应：寄生电容、电阻和电感会显著影响信号完整性。

通道效应：高频效应会在电信和计算机系统的串行和并行总线中造成严重的信号衰减问题。

电源完整性挑战

电源传输网络 (PDN) 是数字 IC 和 PCB 布局的关键子系统。它确保所有其他子系统和组件能够可靠地接收所需的电压和电流，并将损耗降至最低。

理想的电源完整性具有以下关键目标：

最大限度地降低由于电源层和接地层电阻引起的直流 (DC) 电压降（也称为直流 IR 压降）。

保持向负载提供干净的电源，以满足电压和纹波规格。

确保 PDN 阻抗从直流到最高频率分量保持平坦。

识别频域中的电源轨阻抗峰值，以预测最坏情况的瞬态。

注意同步开关噪声，因为它也会影响信号完整性。

避免瞬态噪声。省电模式和数据突发会产生快速瞬态和电压噪声纹波。

电磁干扰和兼容性挑战

降低电磁干扰 (EMI) 并最大程度地提高电磁兼容性 (EMC) 是汽车、航空电子、消费电子和工业物联网 (IoT) 生态系统的必需要求。这些领域的设计人员在实现以下要求时面临挑战：

设计所有子系统和封装时，务必采用适当的屏蔽和接地措施。

最大限度地降低辐射发射。

在设计阶段的早期预测并降低所有潜在的 EMI 噪声源。

分析传导 EMI，以满足 EMC 要求。

降低输出摆幅，以降低串扰和 EMI 噪声水平。

时序挑战

时钟和数据恢复 (CDR)、时序和同步是 HSD 的关键方面。需要解决的一些挑战包括：

确保正确的时钟信号分配

最小化时钟偏差

满足严格的时序预算

验证所有时钟元件是否满足建立时间、保持时间和抖动要求

标准合规性挑战

高速串行器-解串器 (SerDes) 数字系统必须遵循相关规范，包括：

以太网标准，例如数据中心网络的 802.3dj 或汽车网络的 802.3cy

内存标准，例如 DDR5 或 LPDDR5

外围组件接口标准 (PCIe) 5.0 和 6.0 标准

通用串行总线 (USB) 标准，例如 USB4

消费电子标准，例如 MIPI 和高清多媒体接口

用于芯片组的通用芯片互连标准 (UCIe)

用于国防系统 EMI 和 EMC 的 MIL-STD-461F 标准

所有这些标准都对信号质量、眼图模板合规性、抖动预算和其他方面提出了严格的要求。

由于合规性测试失败可能会造成高昂的成本，因此直接在虚拟原型上模拟和分析这些方面至关重要。

散热挑战

在狭小空间内封装更多元件会导致更高的功率密度、更高的温度和散热问题。此外，散热管理取决于材料特性、元件密度、布局和其他条件。

在集成电路领域，像环栅晶体管这样的技术进步带来了新的散热问题。

在所有这些情况下，了解热量在辐射、对流和传导效应下的流动方式至关重要。

半导体设计挑战

图 3. 传统 SoC 设计与基于芯片集的设计

SoC 集成度的不断提高，或 2.5D/3D 芯片集设计以及日益密集的封装，导致了复杂的电磁耦合效应。

确保芯片集的晶粒间 (D2D) 互连可互操作且可靠工作是一项挑战。

PCB设计有哪些挑战？

现代 PCB 日益复杂且层数众多。设计人员需要验证布局几何的各个方面，以避免串扰和损耗。我们可以从以下事实来了解 PCB 的复杂性：早在 2018 年，一些计算机主板就已经拥有多达 32 层、8,000 个网络和 12,000 个组件。

数据手册的局限性

数据手册通常无法揭示快速 PDN 的最坏情况电压噪声纹波。数据手册中使用的传统阶跃负载瞬态测试可能无法发现导致较大电压纹波的谐振频率或受迫响应。

工程挑战

常见的工程和流程挑战概述如下：

需要不同供应商提供的专用EDA软件，但它们之间无法很好地集成。通常需要手动传输、转换和处理数据才能实现互操作。

将仿真输出与物理设计测试的测量结果关联起来可能非常耗时。

上市时间的压力要求更短的设计周期和高效的设计流程。

复杂的仿真需要大量的计算资源和配置工作。

设计必须满足许多法律、法规和安全要求。

产品复杂性的增长速度远远超过了经验丰富的工程人员的增长速度。

EDA软件的高级功能如何实现卓越的高速数字设计？

图 4. 使用 Keysight ADS 进行信号完整性测试

主流 EDA软件提供了一些功能来仿真高速数字 IC设计和PCB设计。我们之前已经介绍过 IC 和 PCB 设计的高级 EDA 工作流程。

然而，它们也存在一些局限性。例如，传统的仿真器无法处理高速数字系统 (HSD) 设计，因为它们的输入/输出电路过于复杂，设计空间过大。对于包含 10,000 到 50,000 个晶体管的逻辑模块，它们可能需要数小时甚至数天才能提供有用的结果。

未经同意，请勿转载。